今回のZynq搭載ボードではピン数の多い部品が数多くありますが、その中でもひときわ規模が大きい部品はやはりZynq SoC(400ピン)です。
400ピン(パッケージ名:CLG400)はZynq-7000のパッケージの中では255ピンの次にピン数が少ないパッケージとは言え、400ピンというピン数はライブラリ(回路図シンボルおよびフットプリントのライブラリ)の作成にかなり時間を使います。
数ピンの部品の場合はデータシートに記載されていることが多いのですが、Zynqの場合は下記の資料にパッケージ関係の内容がまとめられています。
Xilinx資料 : Zynq-7000 SoC パッケージおよびピン配置ガイド (日本語版)
また、ASCII形式(テキストファイル)のピン配列ファイルがXilinxウェブサイトの下記ページからダウンロード可能ですので、今回はこのファイルの内容を確認しながら回路図シンボルを作成していきます。
ピン配列ファイル : https://japan.xilinx.com/support/package-pinout-files/zynq7000-pkgs.html
少し手間はかかりますが、上記のピン配列ファイルをExcelに取り込んだ方が確認などの作業の際に色々と便利かと思います。
今回は機能ごとに8つのユニットに分けて回路図シンボルを作成しました。
・PL部のバンク34
・PL部のバンク35
・PS部のバンク500
・PS部のバンク501
・PS部のバンク502(DDRメモリ)
・電源ピン
・GNDピン
次 > Zynq搭載ボードの設計(9)〜microSDカード回路〜
前 > Zynq搭載ボードの設計(7)〜DDR3メモリのDQピンの入れ替え〜
400ピン(パッケージ名:CLG400)はZynq-7000のパッケージの中では255ピンの次にピン数が少ないパッケージとは言え、400ピンというピン数はライブラリ(回路図シンボルおよびフットプリントのライブラリ)の作成にかなり時間を使います。
まずはピン配列を確認
回路図シンボルを作るにはまず部品のピン配列の情報が必要です。数ピンの部品の場合はデータシートに記載されていることが多いのですが、Zynqの場合は下記の資料にパッケージ関係の内容がまとめられています。
Xilinx資料 : Zynq-7000 SoC パッケージおよびピン配置ガイド (日本語版)
また、ASCII形式(テキストファイル)のピン配列ファイルがXilinxウェブサイトの下記ページからダウンロード可能ですので、今回はこのファイルの内容を確認しながら回路図シンボルを作成していきます。
ピン配列ファイル : https://japan.xilinx.com/support/package-pinout-files/zynq7000-pkgs.html
少し手間はかかりますが、上記のピン配列ファイルをExcelに取り込んだ方が確認などの作業の際に色々と便利かと思います。
回路図シンボルを8つのユニットに分ける
Zynqはピン数が多く、1つのシンボルにまとめることは難しいため、機能ごとに複数のユニットを作成するとシンボル自体が見やすくなり、回路図の作成もしやすくなります。今回は機能ごとに8つのユニットに分けて回路図シンボルを作成しました。
- Zynqの設定関係のピン
- PL部のバンク34
- PL部のバンク35
- PS部のバンク500
- PS部のバンク501
- PS部のバンク502(DDRメモリ)
- 電源ピン
- GNDピン
作成したシンボル
・Zynqの設定関係のピン・PL部のバンク34
・PL部のバンク35
・PS部のバンク500
・PS部のバンク501
・PS部のバンク502(DDRメモリ)
・電源ピン
・GNDピン
おまけ
ユニットごとにピン数や図形が異なる回路図シンボルを作成する場合、下記設定を行うと作成しやすくなります。- シンボルライブラリエディタの「同期ピン編集モード」を無効
- 図形のプロパティ画面で「コンポーネント内の全てのパーツを共通化」のチェックを外す
次 > Zynq搭載ボードの設計(9)〜microSDカード回路〜
前 > Zynq搭載ボードの設計(7)〜DDR3メモリのDQピンの入れ替え〜